IMEC展示了不帶電容的DRAM 讓3D DRAM成為可能

2020-12-23 04:00:25

在本週舉辦的IEDM 2020上，IMEC展示了一種新穎的動態隨機存取記憶體（DRAM）單元架構，該架構實現了兩種銦鎵鋅氧化物薄膜電晶體（IGZO-TFT），並且沒有儲存電容器。

對於不同的單元尺寸，這種2T0C（2電晶體0電容器）設定的DRAM單元顯示的保留時間超過400s–顯著降低了記憶體的重新整理率和功耗。

在BEOL中處理IGZO-TFT的能力減少了CELL的佔地面積，併為堆疊單個CELL提供了可能性。這些突破性成果為低功耗和高密度單片3D-DRAM記憶體鋪平了道路。

（a）2T0C DRAM單元的示意圖，其中儲存元件是讀取電晶體的氧化物電容Cox；（b）2T0C DRAM陣列在單個平面上的示意性俯檢視範例。

A-A'截面方向表示，可以通過（c）堆疊2T0C單元的幾層來增加陣列密度。將傳統的1T1C（一個電晶體一個電容器）的DRAM擴充套件到超過32Gb的裸片密度面臨著兩個主要挑戰。

首先，基於Si的陣列電晶體縮放的困難使得在減小單元尺寸的同時保持所需的關斷電流和world line resistance 具有挑戰性。

其次，3D整合和可延伸性（通向高密度DRAM的終極途徑）受到對儲存電容器需求的限制。Imec提出了一種新穎的DRAM體系結構，可以應對這兩個挑戰，從而提供了一條通往低功耗高密度3D-DRAM記憶體的擴充套件路徑。

新架構實現了兩個IGZO-TFT，它們以極低的關斷電流而聞名，並且沒有儲存電容器。在這種2T0C設定中，讀取電晶體的寄生電容用作儲存元件。

由於3x10 -19 A / ?m的極低（抽出）關斷電流，所得DRAM單元的保留時間> 400s。這些突破的結果是在300mm晶圓上加工的優化規模IGZO電晶體（柵極長度為45nm）上獲得的。

優化旨在抑制氧和氫缺陷對電流和閾值電壓的影響-這是開發IGZO-TFT的主要挑戰之一。

imec計劃總監Gouri Sankar Kar表示，除了保留時間長之外，基於IGZO-TFT的DRAM單元還具有超越當前DRAM技術的第二個主要優勢。

與Si不同，IGZO-TFT電晶體可以在相對較低的溫度下製造，因此，與BEOL處理相容，這使我們能夠將DRAM記憶體單元的外圍移動到記憶體陣列下方，從而顯著減少了記憶體裸片的佔位面積；

此外，BEOL處理還開闢了通往堆疊單個DRAM單元的途徑，從而使3D DRAM體系結構成為可能。

IMEC的突破性解決方案將有助於拆除所謂的記憶體牆，使DRAM記憶體在要求苛刻的應用（例如雲端計算和人工智慧）中繼續發揮關鍵作用。