華為發明晶片疊加技術？這並非華為首創，但可以解決一些問題

這幾天華為一個新的專利被爆出，簡單來說就是華為正在開發一種新的晶片技術，可以讓兩顆晶片疊加在一起，形成1+1大＞2的效果。這種技術的好處就是可以用兩顆成熟工藝的晶片疊加在一起，達到先進工藝晶片的效能水準。有的不明所以的人甚至認為，華為這個技術，可以解決華為無法獲得先進工藝晶片的問題，比如用兩顆14nm晶片疊加在一起，最終獲得超過7nm晶片的效能。

首先必須指出的是，這個技術並非華為發明，它就是行業已經研究了很久的Chiplet技術。說白了Chiplet技術，就是在將幾個小晶片及其模組組裝在一起，放在一個晶片封裝系統中。這個技術臺積電之前已經研究了很久，甚至華為海思也和臺積電合作過。而最近幾年裡，使用Chiplet技術最知名的廠商就是AMD，AMD的處理器，特別是EPYC伺服器用CPU，就是採用的Chiplet多晶片封裝的方式。

為什麼大家要研究這個技術呢？一方面是晶片的效能功耗隨著晶片工藝製程的提升，的確一直在改善，但是短時間內晶片製程要突破物理牆絕非易事，比如現在臺積電的晶片工藝發展到3nm，但是要繼續發展2nm甚至1nm以下，難度非常大，甚至ASML的第二代光刻機都遲遲無法推出。那麼在這種情況要繼續提升晶片的效能，最簡單的方案就是Chiplet將晶片模組用各種方式封裝在一起。

另外一個很重要的原因就是節約成本。比如一顆14nm的晶片，如果效能想繼續大幅提升，廠商可以選擇用更先進的7nm或者5nm工藝來製造，但是7nm和5nm工藝的成本都很高，而且廠商為了適配新的工藝還需要重新設計晶片。但是如果採用Chiplet方案的話，那麼廠商只需要將兩顆14nm的晶片模組封裝在一起，就能達到，不但無需重新設計晶片，另外也不用為新制程晶片的代工付出額外的成本。

至於華為為什麼能獲得晶片疊加的專利？很簡單，Chiplet這種技術可以用很多不同的方案來實現，每一種方案如果實現的方式或者結果不同的話，那麼申請專利並不是什麼問題。比如AMD的下一代GPU架構RDNA 3，就是採用的Chiplet技術。而且相比AMD的處理器採用的是2D的MCM封裝，RDNA 3會採用3D的MCM封裝，其形式就和華為這個方案比較接近。而AMD同樣申請了相應的專利。

從實際的技術角度來說，任何廠商都可以採用Chiplet技術，沒有任何限制，申請專利也只是防止有人完全抄襲自己的方案。從華為的方案來看，華為的雙晶片疊加，就是一種利用3D MCM封裝的Chipelt技術，並不算什麼火星科技。而且華為海思有著多年的研發經驗，早先也曾經就Chiplet晶片和臺積電展開過合作，並有過成品，所以對於華為來說，晶片疊加技術完全算不上什麼技術難關。

只不過現在對於華為來說，最大的問題其實並不是雙芯疊加的問題，而是沒有晶片可用的問題，即使有現成的技術，但是沒人給你代工，哪怕是14nm的晶片都沒人給你做，那麼也只能申請一個專利放在這裡。

不過現在國內晶片行業的人近期表示，國產晶片已經可以達到28nm以及14nm的水準，預計在明年年底就能量產14nm的國產晶片，而且不受國外的技術限制，完全是國內的一套標準。所以從這個角度來說，如果屆時華為依然無法獲得找到工廠代工自己設計的先進製程晶片，也無法購買到採用先進工藝的5G晶片的話，那麼倒是可以用14nm的國產晶片，以Chiplet的方式將多顆晶片封裝起來，達到不錯的效能，至少手機用應該問題不大。

當然，那種說兩顆14nm晶片就能當一顆7nm的晶片，顯然是想當然了。且不說多晶片的封裝和連線，在效能部分可能造成的損失，讓1+1大於2難以完全實現；就算是相同架構和規模，在兩顆晶片封裝起來，如何保證最大效能下的功耗控制，就是一個不容易的事兒。AMD的RDNA 3也只能在保證在相同晶片工藝下，在相同架構規模翻倍的時候，效能提升在50%左右，這就是考慮到功耗的問題。

不過現在離國產晶片真正達到14nm，甚至能規模量產的時間還早，畢竟連可生產28nm晶片國產光刻機的影子我們都還沒看到，更別說14nm了。對於華為而言，現階段恐怕還是要解決無法獲得5G晶片的問題，要是這兩年都只能生產4G手機，哪怕未來華為真能用上國產14nm的晶片，屆時市場是否還有華為再度崛起的空間也很難說。