Arm公佈v9架構首批CPU，專為中國市場保留32位支援

夢晨 發自 凹非寺量子位 報道 | 公眾號 QbitAI

Arm v9架構，可以說是10年以來最大的升級。

在上月釋出伺服器端的Neoverse V1與N2平臺之後，消費端的首批CPU終於亮相。

包括Cortex-X2超大核、Cortex-A710大核以及Cortex-A510小核，分別取代X1、A78和A55。

值得一提的是，小核系列上一次更新還是在2017年。

超大核X2和小核A510已經完全基於64位指令集，只有A710還相容32位。

Arm說這是專為中國移動端市場保留的，因為只有中國還保留著大量32位的手機App。

Arm要在2023年前徹底拋棄32位，App開發商們，再不升級就要被淘汰了。

大中小核完整方案

去年開始，Arm讓A系列繼續保持PPA(效能、功耗、面積)的設計理念。

大核A700系列將優先用於持續的主力多核負載，小核A500系列負責效率優先的輕型和後臺任務。

而超大核X系列被允許在尺寸和功率上繼續增長，以達到更高的單核效能和應對突發的工作負載。

下面來看看這次牙膏到底擠出了多少吧。

超大核X2：機器學習效能翻倍

X2與X1相比，機器學習效能則直接翻倍，在整數運算上效能也提高了16%。

具體的改進方面包括：

分支預測(Branch Prediction)與提取指令(Fetch)解耦，可有效減少MPKI(每千條指令失誤)

排程階段的指令週期從2個減少到1個，從而使總週期從11個減少到10個。

Arm表示，儘管這種變化會增加工程上的難度，以及有增加功耗和麵積的代價，但相比於效能大幅提升來說還是值得的。

ROB(重新排序緩衝區)增加30%，提高亂序執行能力。

支援SVE2可伸縮向量擴展，讓開發人員減少程式碼編寫和偵錯難度。

除了用於高階手機外，超大核X系列還將用在筆記本等大螢幕計算裝置上。

大核A710：效率提升30%、效能10%

A710將繼續維持效能與效率之間的平衡，有著與X2類似的改進分支預測、縮減指令週期以及支援SVE2等設計。

特別之處在於，將Macro-OP快取的寬度從A78的6縮減到5，主要是出於功耗、效率方面的考量。

另外還有一些改進，使CPU核心、DSU及記憶體之間通訊效率更高。

小核A510：4年來首次更新，可以合併核心

小核系列將繼續使用順序執行(In-order Execution Flow)，這與蘋果M1的效率核心Icestorm採用的亂序執行流程不同，Arm表示這種設計是最省電的。

此外最大的改動是可以將兩個核心合併在一起，再進一步組成叢集。

這樣做可以減少面積，L2快取、L2 TLB等可以在合併核心中共享。

由於跨越了4年，A510的效能提升與上代A55相比較大，在35%到62%之間。

可配置的叢集方式

所有這些CPU都可以通過全新的DynamIQ共享單元DSU-110以不同的CPU叢集配置結合在一起。

新的DSU-110支援最高16MB的L3快取，允許多達8個Cortex-X2核心叢集。

這種可配置的叢集方法可以滿足從高階智慧手機和膝上型電腦，到數字電視和可穿戴裝置的不同市場需求。

新的CPU出現在市場上還需要一段時間，高通等晶片提供商一般在年底釋出新產品。

所以Arm v9架構的手機、筆記本等產品，將會在2022年能見到。

華為或轉投RISC-V

目前，英偉達與Arm的400億美元收購案仍在進行，Arm v9架構最終能否授權給華為還未可知。

Arm v9的釋出頁面文末的合作伙伴中，有小米、OPPO、Vivo等國產廠商的寄語，其中卻沒有出現華為。

華為方面也在積極尋找替代方案，華為海思最新公佈的鴻蒙開發版Hi3861。

雖然華為沒有明確透露主晶片的型號，但其開發環境要求中需要用到RISC-V相關工具。

RISC-V是一款完全開源的指令集架構，採用寬鬆的BSD協議，企業可免費使用，並新增自有指令集拓展而不必開放共享。

參考連結：[1]https://community.arm.com/developer/ip-products/processors/b/processors-ip-blog/posts/first-armv9-cpu-cores[2]https://www.anandtech.com/show/16693/arm-announces-mobile-armv9-cpu-microarchitectures-cortexx2-cortexa710-cortexa510/6[3]https://device.harmonyos.com/cn/docs/start/introduce/oem_quickstart_3861_build-0000001054781998